芯片设计流程标准化平台 (DOP: Design Operation Platform)

在现代电子产品设计中，ASIC / Soc实体设计已经成为不可或缺的一环。然而，由于ASIC / Soc实体设计的复杂性，往往需要大量的人力、时间和资源来实现。

面对不断增长的设计复杂性，共同设计协作是常用的解决方案，然而设计团队和团队成员常分布在不同的地理区域，面对复杂的设计、数据管理和流程整合挑战，公司常需在进度和质量之间做出取舍。且为了提高设计效率、降低设计成本，设计自动化已成为现代电路设计的一个重要方向。一般将RTL或Gate Level之网表设计转换成GDS蓝图的过程，约占整体IC设计时间的四成，且建置成本可高达数千万人民币以上，再加上昂贵的光罩费用，因此禁不起半点错误。所以如何确保品质、缩短设计流程时间成为ASIC设计公司的目标。

当前挑战与痛点

在实际的 ASIC / SoC 项目中，团队每天都在回答几件看似简单、却反复出现的问题：
1. 我们是不是都在用同一份设计资料？
2. 当前这个版本，质量到底怎么样，能不能作为后续工作的输入？  
3. 从 RTL 到 signoff 的关键步骤，是不是每次都按照同一个流程、不会漏步骤？  
4. 使用的 PDK、标准单元库、IP 等技术资料，是不是受控版本、环境一致？

因此我们开发了一个芯片设计流程标准化平台(DOP: Design Operation Platform)，取代人工的品质验证与流程串接，并透过资料收集，让系统判断品质，同时减少人为疏失而导致的无形成本。简而言之，本系统将专案执行所需的纪律、细节、品质…等等，实践成自动化系统，并能透过资料收集，让系统和流程自我成长，提高设计部门的效率。

芯片设计流程标准化平台（DOP: Design Operation Platform）是一种基于EDA技术的软件系统，可以自动化设计流程的各个阶段。该系统包括了设计流程规划、设计资源管理、设计品质控制、设计流程优化等多个模块。通过对设计流程进行规划和管理，系统可以实现高效、稳定的设计流程。同时通过品质控制和优化，可以提高设计品质，降低设计成本。该系统由四个子系统组合而成，分别是：

• • 设计数据品质管控（DQI: Design Quality Indicator）
  • 设计版本管控（DVC: Design Version Control）
  • 设计流程自动化（DFA: Design Flow Automation）
  • 标准庫管理流程（TLM: Technology Library Management）

DOP 并不试图替代现有的 EDA 工具，而是作为它们之上的一层**「设计运营平台」**，  负责把版本、质量、流程和技术库整合成一个可管理、可审计的整体。